| 主权项 |
一种无需存储器的DTMB中准循环矩阵高速乘法器，当采用近似下三角编码方法对DTMB标准多码率QC‑LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵Fi,j构成的阵列，fi,j是循环矩阵Fi,j的生成多项式，u×u个fi,j构成了生成多项式矩阵f，f第j列的所有循环矩阵生成多项式构成了fj，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，DTMB标准采用了3种不同码率η的QC‑LDPC码，η分别是0.4、0.6、0.8，对于这3种不同码率QC‑LDPC码，均有b=127，3种不同码率对应的参数u分别是3、2、2，以连续b比特为一段，部分校验向量p被等分为u段，即p=(p0,p1,…,pu‑1)，向量m=(e0,e1,…,eu×b‑1)，以b比特为步长，向量m的等间隔比特构成了数据段zk=(ek,eb+k,…,e(u‑1)×b+k)，其中，0≤k<b，其特征在于，所述乘法器包括以下部件：多输入模2加法器A0,A1,A2，分别根据η=0.4码率f0,f1,f2对向量m数据段和移位寄存器R0,R1,R2的内容进行部分比特相加；多输入模2加法器A3、A4，分别根据η=0.6码率f0、f1对向量m数据段和移位寄存器R3、R4的内容进行部分比特相加；多输入模2加法器A5、A6，分别根据η=0.8码率f0、f1对向量m数据段和移位寄存器R5、R6的内容进行部分比特相加；移位寄存器R0,R1,R2，分别存储多输入模2加法器A0,A1,A2的和被循环左移1位后的结果以及η=0.4码率最终的校验段p0,p1,p2；移位寄存器R3、R4，分别存储多输入模2加法器A3、A4的和被循环左移1位后的结果以及η=0.6码率最终的校验段p0、p1；移位寄存器R5、R6，分别存储多输入模2加法器A5、A6的和被循环左移1位后的结果以及η=0.8码率最终的校验段p0、p1。 |
