| 发明名称 | 用于测试逻辑模块中的地址总线的方法 | ||
| 摘要 | 本发明描述了一种用于测试逻辑模块(10)中的地址总线(14)的方法和逻辑模块(10)。在所提出的方法上提出，在逻辑模块(10)中设有至少一个数据寄存器，被地址译码器(18)识别的地址通过所述地址译码器(18)被写入所述数据寄存器中。 | ||
| 申请公布号 | CN101821718B | 申请公布日期 | 2013.08.28 |
| 申请号 | CN200880111525.5 | 申请日期 | 2008.09.10 |
| 申请人 | 罗伯特.博世有限公司 | 发明人 | T·施奈德;P·沃思;O·普菲特泽 |
| 分类号 | G06F11/267(2006.01)I | 主分类号 | G06F11/267(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 72001 | 代理人 | 宣力伟 |
| 主权项 | 用于测试逻辑模块(10)中的地址总线(14)的方法，其中在所述逻辑模块(10)中设有至少一个数据寄存器(20)，其特征在于，至少一个被地址译码器(18)在访问时识别的地址通过所述地址译码器(18)被写入所述数据寄存器(20)中，所述地址被读取用于检查所述地址总线(14)的功能性。 | ||
| 地址 | 德国斯图加特 | ||