发明名称 半导体器件的制造方法及半导体器件
摘要 半导体器件的制造方法具有:在硅衬底(101)上形成平面状硅层(107)、与第1及第2柱状硅层(104、105)的步骤;形成栅极绝缘膜(109),且在周围堆积金属膜(110)及多晶硅(111)并平坦化,再进行蚀刻而使第1及第2柱状硅层的上部露出的步骤。进一步具有形成第1及第2绝缘膜边壁(201、200),且形成第1及第2栅极电极(117b、117a)与栅极配线(117c)的步骤;在第1柱状硅层的上下部形成n型扩散层,且在第2柱状硅层的上下部形成p型扩散层的步骤;在第1及第2绝缘膜边壁与第1及第2栅极电极与栅极配线的侧壁形成第3绝缘膜边壁(202)的步骤;及形成硅化物(133)的步骤。
申请公布号 CN103262234A 申请公布日期 2013.08.21
申请号 CN201180059917.3 申请日期 2011.12.13
申请人 新加坡优尼山帝斯电子私人有限公司 发明人 舛冈富士雄;中村广记
分类号 H01L21/8238(2006.01)I;H01L27/092(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 赵根喜;李昕巍
主权项 一种半导体器件的制造方法,其特征在于,具有下述步骤:第1步骤,在硅衬底上形成平面状硅层,且在前述平面状硅层上形成第1柱状硅层与第2柱状硅层;第2步骤,于前述第1步骤之后,在前述第1及前述第2柱状硅层周围形成栅极绝缘膜,且在前述栅极绝缘膜周围堆积金属膜及多晶硅并且予以平坦化,且借由进行蚀刻使前述第1及前述第2柱状硅层的上部露出,在前述第1柱状硅层的上部侧壁形成第1绝缘膜边壁,在前述第2柱状硅层的上部侧壁形成第2绝缘膜边壁,在前述栅极绝缘膜周围形成由金属膜与多晶硅的叠层构造所构成的第1栅极电极与第2栅极电极,且形成连接于前述第1栅极电极与前述第2栅极电极的栅极配线;第3步骤,于前述第2步骤之后,在前述第1柱状硅层的上部形成第1n型扩散层,在前述第1柱状硅层的下部与前述平面状硅层的上部形成第2n型扩散层,在前述第2柱状硅层的上部形成第1p型扩散层,且在前述第2柱状硅层的下部与前述平面状硅层的上部形成第2p型扩散层;第4步骤,于前述第3步骤之后,在前述第1及前述第2绝缘膜边壁与前述第1及前述第2栅极电极与前述栅极配线的侧壁形成第3绝缘膜边壁;及第5步骤,于前述第4步骤之后,在前述第1及前述第2n型扩散层上与前述第1及前述第2p型扩散层上与前述栅极配线上形成硅化物。
地址 新加坡柏龄大厦