基于FPGA的容错异步串行收发器装置

摘要

本实用新型提出基于FPGA的容错异步串行收发器。以解决UART的发送器和接收器因受到高能射线的照射而造成的单粒子翻转（SEU）和数据通信中检错和纠错的问题。本实用新型包括有数据发送器，数据接收器，扩展汉明码编码器，扩展汉明码解码器，多数表决器，少数表决器。对所有的模块分别做TMR处理。对于发送器，首先数据处理单元将要发送的数据送入扩展汉明码编码器，编码器将编码后的码字分别送入多数表决器，将多数表决器得到表决后的码字送入串行发送器中，串行发送器将并行数据转换成串行数据发送出去。对于接收器，将串行输入信号通过引脚输入到FPGA中，在FPGA中通过串行接收器实现接收数据的串并转换，串行接收器将串行数据转换成并行数据之后，送入解码器，解码器不仅可以对接收到码字做译码得到正确的信息数据，而且如果在传输过程中，由于信道受到的干扰或发送数据本身发生SEU，解码器可以对错误数据进行检测和纠正，同时得到错误信息。

主权项

一种基于FPGA的容错异步串行收发器装置，其特征是包括有发送器和接收器，所述的发送器数据处理单元与第一编码器、第二编码器、第三编码器并联；第一编码器的输出端分别与第一发送多数表决器的输入端、第二发送多数表决器的输入端、第三发送多数表决器的输入端连接，第二编码器的输出端分别与第一发送多数表决器的输入端、第二发送多数表决器的输入端、第三发送多数表决器的输入端连接，第三编码器的输出端分别与第一发送多数表决器的输入端、第二发送多数表决器的输入端、第三发送多数表决器的输入端连接；第一发送多数表决器的输出端、第二发送多数表决器的输出端、第三发送多数表决器的输出端分别连接串行发送器TMR的输入端；串行发送器TMR的输出端连接第一少数表决器的P输入端，同时连接第一输出缓存器的输入端、第二少数表决器的R1输入端和连接第三少数表决器的R2输入端；串行发送器TMR的输出端连接第一少数表决器的R1输入端，同时连接第二输出缓存器的输入端、第二少数表决器的P输入端和连接第三少数表决器的R1输入端；串行发送器TMR的输出端连接第一少数表决器的R2输入端，同时连接第三输出缓存器的输入端、第二少数表决器的R2输入端和连接第三少数表决器的P输入端；第一少数表决器的输出端与第一输出缓存器控制端连接，第二少数表决器的输出端与第二输出缓存器控制端连接，第三少数表决器的输出端与第三输出缓存器控制端连接，第一输出缓存器的输出端连接FPGA的第一输出引脚、第二输出缓存器的输出端连接FPGA的第二输出引脚、第三输出缓存器的输出端连接FPGA的第三输出引脚。