| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明使得可以获得一种能够形成可靠性高的上布线而对用于MTJ器件的磁材料的性质无有害影响的半导体器件及其制造方法。用可还原NH3或者H2施加等离子体处理作为预处理。随后，用以在MTJ器件上施以拉伸应力的拉伸应力氮化硅膜形成于包层上方和其中未形成包层的层间电介质膜上方。接着，用以在MTJ器件上施以压缩应力的压缩应力氮化硅膜形成于拉伸应力氮化硅膜上方。用于形成拉伸应力氮化硅膜和压缩应力氮化硅膜的条件如下：使用平行板型等离子体CVD装置；在0.03到0.4W/cm2的范围中设置射频功率；在200℃到350℃的范围中设置膜形成温度。 | ||
| 申请公布号 | CN101593764B | 申请公布日期 | 2013.08.21 |
| 申请号 | CN200910141195.0 | 申请日期 | 2009.05.26 |
| 申请人 | 瑞萨电子株式会社 | 发明人 | 村田龙纪;辻内干夫 |
| 分类号 | H01L27/22(2006.01)I;H01L23/532(2006.01)I;H01L21/82(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L27/22(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华;郑菊 |
| 主权项 | 一种半导体器件，包括：MTJ器件，形成于半导体衬底之上并且包括磁膜；上布线，形成于所述MTJ器件之上并且电耦合到所述MTJ器件；第一氮化硅膜，形成于所述上布线上方；以及第二氮化硅膜，形成于所述第一氮化硅膜上方，其中所述第一氮化硅膜的密度低于所述第二氮化硅膜的密度。 | ||
| 地址 | 日本神奈川县 | ||