编码装置、解码装置、编/解码装置以及记录/再现装置

摘要

本发明涉及编码装置、解码装置、编/解码装置以及记录/再现装置。一种不增大电路规模而进行纠错的纠错装置。一种编码器，该编码器包括：第一ECC编码器，其按照每m(m≥2)比特而将数据串交织成n(n≥2)块数据串，并添加纠错码奇偶校验；奇偶校验编码器，其按照所述纠错码字的每多个比特而生成奇偶校验比特，并将所述奇偶校验比特添加到所述纠错码字；以及第二ECC编码器，其生成作为利用迭代解码的线性编码的第二纠错编码。由于生成了其中向每多个比特添加奇偶校验比特的级联型编码数据，所以即使将数据串交织成多个块并生成纠错码奇偶校验，也能够防止电路规模的增大。

主权项

一种编码器，该编码器包括： 第一ECC编码器，其包括： 交织单元，其按照每m比特而将原始数据串交织成n块数据串，其中m≥2，n≥2； ECC编码单元，其根据各个交织后的块的数据串而生成第一纠错码奇偶校验；以及 去交织单元，其按照所述每m比特而对各个所述块的数据串进行去交织，将去交织后的数据串恢复为所述原始数据串，并将所述第一纠错码奇偶校验添加到所述恢复的数据串以生成第一纠错码字； 奇偶校验编码器，其按照所述第一纠错码字的每多个比特而生成奇偶校验比特，并将所述奇偶校验比特添加到所述第一纠错码字以生成第二纠错码字；以及 第二ECC编码器，其按照每K比特而将所述第二纠错码字划分成L块数据串，根据L块中的各个块的数据串以块为单位而生成作为线性码的第二纠错码奇偶校验，并将L块中的各个块的所述第二纠错码奇偶校验添加到所述第二纠错码字以生成第三纠错码字，其中K≥2，L≥2，L>n， 其中，所述奇偶校验编码器将所述第一纠错码字划分成L个块，从各个所述划分的块中以p比特为单位来提取q个数据串，针对串接从所述L个块中的连续q个块提取的p比特数据串的多个串接数据串中的各个串接数据串生成奇偶校验比特，并将针对第一串接p比特数据串生成的第一奇偶校验比特添加到所述L个块中除了用于生成所述第一奇偶校验比特的q个连续块以外的、用于生成第二奇偶校验比特的另一个块，其中L≥2，L>n，p≥1，q≥2，q