发明名称 |
集成电路结构的形成方法 |
摘要 |
本发明公开了一种集成电路结构的形成方法,该方法包含提供晶片,其包含基底与基底的主要表面上的半导体鳍片,以及进行沉积步骤,在半导体鳍片的上表面与侧壁上外延生长外延层,其中外延层包含半导体材料。然后,进行蚀刻步骤,移除一部分的外延层,在半导体鳍片的上表面与侧壁上留下外延层的剩余部分。采用本发明提供的方法,能够经由外延层的融合所产生的空隙(如果真的形成)至少会减小,且可能会被消除。 |
申请公布号 |
CN102169853B |
申请公布日期 |
2013.08.21 |
申请号 |
CN201010603967.0 |
申请日期 |
2010.12.22 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
苏建彰;郭紫微;林宪信;宋学昌;白易芳;陈冠宇 |
分类号 |
H01L21/8234(2006.01)I;H01L21/20(2006.01)I |
主分类号 |
H01L21/8234(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
张浴月;刘文意 |
主权项 |
一种集成电路结构的形成方法,包括:提供一晶片,包括一基底与一半导体鳍片设置于该基底的一主要表面上;进行一第一沉积步骤,外延生长一第一外延层在该半导体鳍片的一上表面与侧壁上,其中该第一外延层包括一半导体材料;以及在进行该第一沉积步骤之后,进行一第一蚀刻步骤,移除该第一外延层的一部分,使得该第一外延层的一剩余部分留在该半导体鳍片的该上表面与该侧壁上。 |
地址 |
中国台湾新竹市 |