发明名称 |
用于高速媒体接入控制的存储器管理 |
摘要 |
本发明中所揭示的方面解决所属技术领域中对用于高速媒体接入控制的存储器管理的需要。包缓冲器可存储具有第一数据结构的包,所述第一数据结构包含包长度、序列号及指向第二数据结构的指针。可将包数据存储在一个或一个以上第二数据结构的链接表中。可使用第一数据结构的链接表或阵列形成传输及接收队列。可将用于存储第一及第二数据结构的存储器位置保持在指示相应数据结构类型的空闲位置的列表中。揭示一种其中可选择两种配置的灵活存储器架构。在第一种配置中,第一存储器包含多个流的每流参数,且第二存储器包含包缓冲器。在第二种配置中,所述第一存储器包含指向所述第二存储器中的每流参数的每流指针。所述包缓冲器驻存于第三存储器中。还提供各种其它方面。 |
申请公布号 |
CN101411134B |
申请公布日期 |
2013.08.21 |
申请号 |
CN200780010691.1 |
申请日期 |
2007.03.30 |
申请人 |
高通股份有限公司 |
发明人 |
苏布拉马尼亚姆·德拉维达;斯里拉姆·纳拉扬 |
分类号 |
H04L12/70(2013.01)I;H04L12/28(2006.01)I |
主分类号 |
H04L12/70(2013.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
刘国伟 |
主权项 |
一种方法,包括:选择第一模式或第二模式;所述第一模式包括:在第一存储器中存储多个通信流中的每一者的一个或一个以上参数;以及在第二存储器中存储所述多个通信流中的每一者的包;所述第二模式包括:在所述第一存储器中存储所述多个通信流中的每一者的指针,每一指针指示与所述相应通信流相关联的位置;在所述第二存储器中存储所述多个通信流中的每一者的多组一个或一个以上参数,每一组一个或一个以上参数存储在由所述指针指示的与所述相应通信流相关联的所述位置中;以及配置可与第三存储器一起操作的存储器接口以操作来存储所述多个通信流中的每一者的包。 |
地址 |
美国加利福尼亚州 |