发明名称 半导体装置及其制造方法
摘要 本发明涉及半导体装置及其制造方法。提供能够防止切换时的延迟和不均匀工作、并且尽可能地缓和了在沟槽形成区域中产生的应力的半导体装置及其制造方法。以多晶硅层(51)、和比多晶硅层(51)电阻低的栅极用钨层(52)沟槽源极电极(63)。此外以在源极沟槽(20)内填充的源极用钨层(61)、和与源极用钨层(61)相接并隔着厚膜绝缘膜(17)覆盖源极层(14)和栅极电极(53)的AlSi层(62),沟槽源极电极(63)。
申请公布号 CN102054868B 申请公布日期 2013.08.21
申请号 CN201010267697.0 申请日期 2010.08.30
申请人 三菱电机株式会社 发明人 引地敏彰
分类号 H01L29/78(2006.01)I;H01L29/41(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 闫小龙;徐予红
主权项 一种半导体装置,其特征在于,具备:第一导电型的第一半导体层;第二导电型的第二半导体层,在所述第一半导体层的厚度方向一方侧的表面部形成;第一导电型的第三半导体层,在所述第二半导体层的厚度方向一方侧的表面部有选择地形成;栅极电极,在贯通所述第二和第三半导体层并到达所述第一半导体层的栅极沟槽内,隔着栅极绝缘膜被填充;第二导电型的第四半导体层,在所述第二半导体层中形成,比所述第二半导体层浓度高,所述第二半导体层构成贯通所述第三半导体层并到达所述第二半导体层的接触沟槽的底部;以及接触电极,填充在所述接触沟槽内,与所述第三和第四半导体层相接,所述栅极电极具备:内部栅极电极,在所述栅极沟槽的包含底部的一部分中填充;以及低电阻栅极电极,与所述内部栅极电极相接,填充到所述栅极沟槽内的残余部分,比所述内部栅极电极的电阻低,所述接触电极具备:第一导电体层,在所述接触沟槽内填充;以及第二导电体层,与所述第一导电体层相接,隔着层间绝缘膜覆盖所述第三半导体层和所述栅极电极,所述第一导电体层和所述第二导电体层由相互不同的材料构成,所述低电阻栅极电极和所述第一导电体层由相同材料构成,所述低电阻栅极电极的与所述内部栅极电极相接的面,比起所述第三半导体层的与所述第二半导体层的界面,位于所述第三半导体层一侧。
地址 日本东京都