对带有透明锁存器的数字集成电路进行优化的速度分级的方法

摘要

本发明涉及针对工艺偏差影响下带有透明锁存器的数字集成电路进行速度分级的方法，包括：步骤1，计算带有透明锁存器的数字集成电路的最小时钟周期累计密度分布函数；步骤2，根据上述最小时钟周期累计密度分布函数采用贪婪算法来计算最优时钟周期等级分界点以最大化销售利润；步骤3，通过求解字母序二叉树带权最短路径问题确定时钟周期等级分界点的最优测试顺序以最小化测试成本，从而在同时考虑销售利润和测试成本的情况下，以低计算复杂度和高计算精度最大化集成电路的设计价值。

主权项

一种对带有透明锁存器的数字集成电路进行优化的速度分级的方法，其特征在于，其包括： 步骤1：计算带有透明锁存器的数字集成电路的最小时钟周期累计密度分布函数CDF；包括分步骤： ‑通过稀疏网格技术选择工艺参数空间随机配置点； ‑计算每一个配置点处的最小时钟周期； ‑根据配置点处的最小时钟周期，利用随机配置法计算数字集成电路最小时钟周期累计密度分布函数CDF； 步骤2：根据上述最小时钟周期累计密度分布函数计算最优时钟周期等级分界点以最大化销售利润，包括分步骤： ‑根据设计需求及漏电功耗约束确定数字集成电路正常工作时最短时钟周期的最大值和最小值边界点； ‑采用贪婪算法更新时钟周期等级分界点划分； 步骤3：确定时钟周期等级分界点的最优测试顺序以最小化测试成本，包括分步骤： ‑根据时钟周期等级分界点建立字母序二叉树； ‑采用基于Hu‑Tucker编码的复杂度为O(nlogn)的算法求解字母序二叉树的带权最短路径，以得到时钟周期等级分界点最优阶数分配；以及 ‑根据最优阶数分配求出能够使得测试成本最小化的最优的时钟周期等级分界点测试顺序。