双栅电荷俘获存储器及其制作方法

摘要

本发明公开了一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器及其制作方法。该双栅电荷俘获存储器具有两个多晶硅栅极，包括：半导体衬底；形成于该半导体衬底之上的第一介质缓冲层；形成于该第一介质缓冲层之上的第二介质缓冲层；形成于该第二介质缓冲层之上的多晶硅底栅；在该多晶硅底栅两侧对称分布的两个纳米线沟道；形成于该多晶硅底栅与该两个纳米线沟道之间的两个电荷俘获存储器介质层；形成于该两个纳米线沟道外侧的两个顶栅介质层；形成于该多晶硅底栅、该电荷俘获存储器介质层、该纳米线沟道及该顶栅介质层之上的硬质掩蔽层；形成于该硬质掩蔽层及该电荷俘获存储器介质层之上的多晶硅顶栅；以及跨越两个纳米线沟道的源区和漏区。

主权项

一种基于多晶硅纳米线场效应晶体管的双栅电荷俘获存储器，其特征在于，该双栅电荷俘获存储器具有两个相互独立控制的多晶硅栅极，具体包括：半导体衬底(100)；形成于该半导体衬底(100)之上的第一介质缓冲层(101)；形成于该第一介质缓冲层(101)之上的第二介质缓冲层(102)；形成于该第二介质缓冲层(102)之上的多晶硅底栅(103)；在该多晶硅底栅(103)两侧对称分布的两个纳米线沟道(104)；形成于该多晶硅底栅(103)与该两个纳米线沟道(104)之间以及该两个纳米线沟道(104)与该第二介质缓冲层(102)之间的两个电荷俘获存储器介质层(105)；形成于该两个纳米线沟道(104)外侧且位于该电荷俘获存储器介质层(105)之上的两个顶栅介质层(106)；形成于该多晶硅底栅(103)、该电荷俘获存储器介质层(105)、该纳米线沟道(104)及该顶栅介质层(106)之上的硬质掩蔽层(107)；形成于该硬质掩蔽层(107)及该电荷俘获存储器介质层(105)之上、该顶栅介质层(106)和该硬质掩蔽层(107)外侧的多晶硅顶栅(108)；以及跨越两个纳米线沟道(104)的源区(109)和漏区(110)。