一种多相非交叠时钟电路

摘要

本实用新型公开了一种多相非交叠时钟电路。所述多相非交叠时钟电路包括延迟模块，周期脉冲产生模块，多个反向器和多个RS触发器，所述延迟模块输入端与周期脉冲产生模块其中一个输入端连接作为主时钟输入端口，延迟模块输出端接至周期脉冲产生模块另一输入端，周期脉冲产生模块输出端接至各RS触发器的置位端，各反向器的输入端分别作为多相时钟的输入端口，各反向器输出端分别接至对应RS触发器的另一个输入端，各RS触发器的输出端分别作为多相非交叠时钟的输出端口。本实用新型结构简单、占用芯片面积小、可靠性高能对与主时钟同步的多相时钟进行处理。

主权项

一种多相非交叠时钟电路，其特征在于：其包括延迟模块（1），周期脉冲产生模块（2），多个反向器（3）和多个RS触发器（4），各反向器（3）结构相同，其中：    所述延迟模块（1）的输入端与周期脉冲产生模块（2）其中一个输入端连接，延迟模块（1）的输出端接至周期脉冲产生模块（2）的另一输入端；周期脉冲产生模块（2）的输出端接至各RS触发器（4）的置位端，各反向器（3）的输入端分别作为多相时钟的输入端口，各反向器（3）的输出端分别接至各RS触发器（4）的复位端，各RS触发器（4）的输出端分别作为多相非交叠时钟的输出端口。