发明名称 |
一种半浮栅器件及其制造方法 |
摘要 |
本发明属于半导体存储器技术领域,具体涉及一种半浮栅器件,包括至少一个半导体衬底、一个源区、一个漏区、一个浮栅、一个控制栅、一个垂直沟道区以及一个用于连接所述浮栅与所述漏区的栅控p-n结二极管。本发明所提出的半浮栅器件用浮栅存储信息,并通过所述栅控p-n结二极管对浮栅进行充电或放电,具有单元面积小、芯片密度高、对数据进行存储时操作电压低、数据保持能力强等优点。 |
申请公布号 |
CN103247626A |
申请公布日期 |
2013.08.14 |
申请号 |
CN201310158971.4 |
申请日期 |
2013.05.02 |
申请人 |
复旦大学 |
发明人 |
王鹏飞;张卫;孙清清 |
分类号 |
H01L27/105(2006.01)I;H01L29/788(2006.01)I;H01L29/10(2006.01)I;H01L21/8239(2006.01)I |
主分类号 |
H01L27/105(2006.01)I |
代理机构 |
上海正旦专利代理有限公司 31200 |
代理人 |
陆飞;盛志范 |
主权项 |
一种半浮栅器件,其特征在于,包括:一个具有第一种掺杂类型的半导体衬底;在所述半导体衬底内形成的垂直沟道区;所述垂直沟道区的底部与具有第二种掺杂类型的源区连接,所述垂直沟道区的顶部与具有第二种种掺杂类型的漏区连接;覆盖所述源区、漏区与垂直沟道区形成的第一层绝缘薄膜;在半导体衬底水平表面上且覆盖所述漏区的第一层绝缘薄膜中,形成的一个浮栅开口区域;覆盖所述第一层绝缘薄膜和浮栅开口区域,形成一个具有第一种掺杂类型的浮栅;该浮栅作为电荷存储节点,位于垂直沟道区和浮栅开口区之上,一方面通过所述浮栅开口区,在所述浮栅与漏区之间形成一个p‑n结二极管;另一方面因为覆盖在垂直沟道区的第一层绝缘薄膜上,可以通过电场调控来控制沟道区内电流的通与断; 覆盖所述源区、浮栅与p‑n结二极管形成的第二层绝缘薄膜;在所述第二层绝缘薄膜之上,且覆盖所述浮栅与栅控p‑n结二极管形成的控制栅。 |
地址 |
200433 上海市杨浦区邯郸路220号 |