| 主权项 |
一种基于循环左移的准循环LDPC串行编码器，准循环LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由a×c个b×b阶循环矩阵Gi,j构成的阵列，gi,j是循环矩阵Gi,j的生成多项式，其中，t=a+c，a、b、c、i、j和t均为非负整数，0≤i<a，a≤j<t，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s=(e0,e1,…,ea×b‑1)，后c块列对应的是校验向量p，以b比特为一段，校验向量p被等分为c段，即p=(p0,p1,…,pc‑1)，其特征在于，所述编码器包括以下部件：生成多项式查找表L0,L1,…,Lc‑1，分别预存准循环LDPC码生成矩阵G中第a,a+1,…,t‑1块列的循环矩阵生成多项式；b位二进制乘法器M0,M1,…,Mc‑1，分别对信息比特和生成多项式查找表L0,L1,…,Lc‑1的输出进行标量乘；b位二进制加法器A0,A1,…,Ac‑1，分别对b位二进制乘法器M0,M1,…,Mc‑1的乘积和移位寄存器R0,R1,…,Rc‑1的内容进行模2加；移位寄存器R0,R1,…,Rc‑1，分别存储b位二进制加法器A0,A1,…,Ac‑1的和被循环左移1位后的结果以及最终的校验段p0,p1,…,pc‑1。 |
