一种适用于VLSI片上时钟系统的偏斜检测和去偏斜调节电路

摘要

本发明属于超大规模集成电路的片上时钟技术领域，具体为一种适用于VLSI片上时钟系统的偏斜检测和去偏斜调节电路。本发明由早相位检测模块、偏移量检测模块、转码电路、可配置延时电路和两个二选一的数据选择器组成；早相位检测模块用来检测两路时钟相位的先后性，输出信号送给两个数据选择器，两路时钟经过偏移量检测模块检测出实际偏移量，再经转码电路转码后控制可配置延时电路，将相位更早的时钟往后推迟偏移量个相位，以确保输出为边沿对齐、偏移去除的两相时钟。本发明实现了基于标准单元库的半定制设计电路，具有逻辑简单、精度可控、灵活性好等优点，与现行通用的基于硬件描述语言（HDL）输入的数字集成电路设计流程兼容。

主权项

一种适用于VLSI片上时钟系统的偏斜检测和去偏斜调节电路，其特征在于由早相位检测模块、偏移量检测模块、转码电路、可配置延时电路和两个二选一的数据选择器组成；当有两路有偏斜的时钟输入时，早相位检测模块用来检测两路时钟相位的先后性，输出信号送给两个二选一的数据选择器（MUX），其中，第一数据选择器（MUX_0）用来选择相位较晚的时钟， 第二数据选择器（MUX_1）用来选择相位较早的时钟；第二数据选择器（MUX_1）的输出与可配置延时电路相连，两路时钟经过偏移量检测模块检测出实际偏移量，再经转码电路转码后控制可配置延时电路，将相位更早的时钟往后推迟偏移量个相位，以确保输出为边沿对齐、偏移去除的两相时钟。