发明名称 包括精细图案的半导体器件的制造方法
摘要 本发明提供了一种制造半导体器件的方法。该方法包括:在半导体基板中形成有源线;形成大体横过有源线的接触线;形成大体横过有源线和接触线的线形蚀刻掩模图案;蚀刻被线形蚀刻掩模图案暴露的接触线以形成接触分离凹槽并形成大体保留在线形蚀刻掩模图案与有源线之间的交叉处的接触图案;蚀刻被接触分离凹槽暴露的有源线以形成有源分离凹槽,该有源分离凹槽将每个有源线大体分成多个有源图案;形成与有源图案实质上相交的栅极;以及形成电连接到接触图案的位线。
申请公布号 CN103247577A 申请公布日期 2013.08.14
申请号 CN201210425709.7 申请日期 2012.10.30
申请人 爱思开海力士有限公司 发明人 姜春守
分类号 H01L21/8242(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L21/8242(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 邱军
主权项 一种制造半导体器件的方法,该方法包括:在半导体基板中形成第一隔离层以限定有源线;形成大体横过所述有源线的接触线和实质上填充所述接触线之间的间隔的第一层间绝缘层;形成大体横过所述有源线和所述接触线的线形蚀刻掩模图案;蚀刻被所述线形蚀刻掩模图案暴露的所述接触线以形成接触分离凹槽并且形成大体保留在所述线形蚀刻掩模图案与所述有源线之间的交叉处的接触图案;蚀刻被所述接触分离凹槽暴露的所述有源线以形成有源分离凹槽,该有源分离凹槽大体将每个有源线分成多个有源图案;形成实质上填充所述有源分离凹槽的第三隔离层;形成实质上与所述有源图案相交的栅极;以及形成大体横过所述栅极的位线。
地址 韩国京畿道