发明名称 多电平、混合编码机载智能总线系统
摘要 本发明涉及一种多电平、混合编码机载智能总线系统,针对机载总线种类繁杂,不同总线设备难以交互,使得机载总线体积庞大,不同总线互联成本较高这一缺陷,提出了一种基于FPGA的混合电信号智能总线系统。本系统是通过一片FPGA实现多种常用总线协议设备互联。在FPGA中实现多种总线各自的收发控制,系统由总线频率智能识别与控制,数据统一编解码控制,总线仲裁控制,错误校验等五个主要模块构成。DSP作为测试信号发生器连接在系统中,方便测试。总线频率智能识别与控制提高了FPGA的利用率,增强了总线的智能性。各总线统一编解码与控制的实现增强了系统的带宽,实时性,可靠性,容错能力和可扩展性。<pb pnum="1" />
申请公布号 CN106508016B 申请公布日期 2013.08.14
申请号 CN200910121192.0 申请日期 2009.04.16
申请人 西北工业大学 发明人 史忠科;辛琪;刘金龙
分类号 G06F13/38(2006.01)I 主分类号 G06F13/38(2006.01)I
代理机构 西北工业大学专利中心 61204 代理人 王鲜凯
主权项 一种多电平、混合编码机载智能总线系统,以机载总线ARINC429总线,MIL‑STD‑1553B总线,CAN总线,Lonworks总线,Loytec总线为载体,其特征在于:包括一个模拟收发器和一个FPGA混合电信号收发器,多种总线协议固化于FPGA混合电信号收发器中,所述FPGA混合电信号收发器包括统一数据帧编解码模块、收发数据缓冲区模块、总线仲裁控制器模块、总线侦听模块和状态信息寄存器模块;统一数据帧编解码模块与收发数据缓冲区模块连接;总线仲裁控制器模块分别与统一数据帧编解码模块和收发数据缓冲区模块连接;总线侦听模块和状态信息寄存器模块分别与总线仲裁控制器模块连接;接收数据时,ARINC429总线、MIL‑STD‑1553B总线、CAN总线、Lonworks总线以及Loytec总线的总线数据进入模拟收发器,经过模拟收发器中的电平调制器转换为FPGA混合电信号收发器支持的TTL电平,实现信息的接收;通过FPGA混合电信号收发器中固化的多种总线协议,将接收的总线数据信息编码成为统一码字后,存储于收发数据缓冲区模块中,在总线仲裁控制器模块控制下,提取存储在收发数据缓冲区模块中的统一码字,通过统一数据帧编解码模块将统一码字编码为标准总线数据格式,在标准总线空闲期间将其发出;反向接收数据时,总线侦听模块在侦听到有信号时,FPGA混合电信号收发器接收标准总线数据后通过统一数据帧编解码模块,转换为统一码字,存储于收发数据缓冲区模块中,在总线仲裁控制器模块控制下,根据不同的接收对象,将统一码字编码为接收对象的总线数据后经过模拟收发器发送。
地址 710072 陕西省西安市友谊西路127号