半导体装置、其制造方法以及集成电路

摘要

本发明提供了用于组合彼此具有不同阈值电压要求的晶体管的技术。在一方面，一种半导体装置包含：基板，其具有第一和第二nFET区域，以及第一和第二pFET区域；在基板上的位于第一nFET区域上方的逻辑nFET；在基板上的位于第一pFET区域上方的逻辑pFET；在基板上的位于第二nFET区域上方的SRAM nFET；以及在基板上的位于第二pFET区域上方的SRAM pFET，各自包含栅堆叠，所述栅堆叠具有位于高K层上方的金属层。逻辑nFET栅堆叠还包含覆盖层，将金属层与高K层分开，其中覆盖层还被配置为相对于逻辑pFET、SRAM nFET、以及SRAM pFET中的一个或更多个的阈值电压，偏移逻辑nFET的阈值电压。

主权项

一种制造半导体装置的方法，包含以下步骤：提供基板，该基板具有至少一个逻辑nFET区域、至少一个静态随机存取存储器nFET区域、至少一个逻辑pFET区域、以及至少一个静态随机存取存储器pFET区域；在逻辑pFET区域中选择性地形成结晶硅锗；在逻辑nFET区域、静态随机存取存储器nFET区域、逻辑pFET区域、以及静态随机存取存储器pFET区域上方生长界面层电介质；在界面层电介质上方沉积高K层；在逻辑nFET区域中并且在高K层的与界面层电介质相反的一侧上方形成覆盖层；在逻辑nFET区域中的覆盖层上方，并且在静态随机存取存储器nFET区域、逻辑pFET区域以及静态随机存取存储器pFET区域中的高K层上方沉积金属层；在金属层上方沉积硅层；执行蚀刻，该蚀刻穿过界面层电介质、高K层、覆盖层、金属层、以及硅层，以在逻辑nFET区域上方形成逻辑nFET栅堆叠，并且该蚀刻穿过界面层电介质、高K层、金属层、以及硅层，以在静态随机存取存储器nFET区域上方形成静态随机存取存储器nFET栅堆叠、在逻辑pFET区域上方形成逻辑pFET栅堆叠、以及在静态随机存取存储器pFET区域上方形成静态随机存取存储器pFET栅堆叠。