一种高速1553B光纤总线物理接口板

摘要

本发明涉及到一种新型光纤总线的物理接口(PHY)板，该接口板包括接口电路部分和编/解码逻辑设计部分。其中编/解码逻辑部分又包含串行数据编/解码模块、数据缓存和转换模块以及用户接口输入/输出模块。本物理接口板主要应用于航空航天和工业控制领域的计算机总线系统，它把传统1553B总线的传输速率从1Mbps提高到200Mbps，并且能够提供光纤通信接口以适应光纤传输的要求。

主权项

一种高速1553B光纤总线物理接口板，其中，所述接口板在连接总线一侧采用光纤接口，该光纤接口具有单独的接收通道和发送通道，并且具有冗余的收发通道，所述接口板在连接用户设备一侧采用40个引脚的双排插针，该双排插针的接口定义按用户要求进行定制设计，所述接口板的最大总线数据传输率为200Mbps，所述接口板的总线编码采用1553B总线编码，所述接口板具有一块核心FPGA芯片，并在该芯片上实现了高速1553B总线的编解码逻辑，其特征在于： 所述光纤接口的电路部分向光纤总线提供标准的LVPECL差分信号，并对用户设备提供LVTTL电平的同步信号，该LVTTL电平的同步信号包括一组并行输出的数据信号和同步时钟信号； 所述接口板的高速串行数据的采样和处理部分包括总线接口串行数据编/解码模块、数据缓存和转换模块以及用户接口输入/输出模块，其中所述串行数据编/解码模块被划分为编码子模块和解码子模块，所述数据缓存和转换模块衔接所述串行数据编/解码模块和用户接口输入/输出模块，在总线数据的接收过程中，所述数据缓存和转换模块根据采样后的时钟和采样结果，对接收数据进行缓存，并向用户接口输入/输出模块提供缓存的读请求和读数据信号，在总线的发送过程中，所述数据缓存和转换模块将用户接口输入/输出模块的同步时钟作为写入时钟，将数据写入发送缓存中，然后向所述串行数据编/解码模块提供访问的接口信号； 所述用户接口输入/输出模块在总线数据的接收方向上向用户设备提供一组并行数据和同步时钟，在发送方向利用用户设备的源时钟来获取发送数据，然后将时钟和数据传递给所述数据缓存和转换模块。