发明名称 基板上配线,半导体装置及其制造方法
摘要 揭露一种能够减少配线之间颗粒的基板上配线以及一种制造此配线的方法。亦揭露一种能够防止由凹凸配线大的差异所造成的配线之间短路的基板上配线以及一种制造基板上配线的方法。此外,亦揭露一种能够防止绝缘层中由配线边缘的应力或颗粒造成破裂的基板上配线以及一种制造基板上配线的方法。根据本发明,提供了一种制造基板上配线的方法,它包含:在第一导电层上形成第一遮罩图形;借助于在第一条件下对第一遮罩图形进行蚀刻而形成第二遮罩图形,同时,借助于对第一导电层进行蚀刻而形成具有剖面倾斜角的侧面的第二导电层;以及在第二条件下对第二导电层和第二遮罩图形进行蚀刻;其中,第一条件下的第一导电层对第一遮罩图形的选择比在0.25-4的范围内,而第二条件下的第二导电层对第二遮罩图形的选择比大于第一条件下的选择比。
申请公布号 TWI405242 申请公布日期 2013.08.11
申请号 TW094112420 申请日期 2005.04.19
申请人 半导体能源研究所股份有限公司 日本 发明人 笹川慎也;冈本悟;物江滋春
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项
地址 日本