发明名称 |
基于四片FPGA的验证片上网络多核处理器的开发板 |
摘要 |
基于四片FPGA的验证片上网络多核处理器的开发板,四片FPGA芯片之间连接构成全互联结构,每一片FPGA芯片都设有GTX传输通道和GPIO传输通道分别与其它三片FPGA芯片连接,每片FPGA芯片分别设有电源管理模块、板级时钟驱动模块及存储系统;第二FPGA芯片与第四FPGA芯片上分别设有开发板的数据输入和数据输出接口,所述数据输入和数据输出接口为全双工差分的2.5Gbps光口。本发明仿存带宽达到759.2Gbps,这是目前其它多FPGA开发板的电路设计远不能达到的,片间互连吞吐率大于30Gbps,为FPGA硬件设计人员提供足够多硬件资源,以便验证和实现基于NoC的超大规模多核处理器的原型芯片设计。 |
申请公布号 |
CN102495568B |
申请公布日期 |
2013.08.07 |
申请号 |
CN201110397889.8 |
申请日期 |
2011.12.05 |
申请人 |
南京大学 |
发明人 |
潘红兵;黄晓林;何书专;杨虎;谢林;黄辰;申济松;陈荣尚;凌梦;易伟;飞;李丽 |
分类号 |
G05B19/042(2006.01)I |
主分类号 |
G05B19/042(2006.01)I |
代理机构 |
南京天翼专利代理有限责任公司 32112 |
代理人 |
黄明哲 |
主权项 |
基于四片FPGA的验证片上网络多核处理器的开发板,其特征是四片FPGA芯片之间连接构成全互联结构,每一片FPGA芯片都设有GTX传输通道和GPIO传输通道分别与其它三片FPGA芯片连接,所述GTX传输通道由4路独立的RocketIO通道组成,GTX传输通道提供64位宽,125MHz,10Gbps的数据传输,GPIO传输通道由10对单端模式的通用输入/输出GPIO组成;每片FPGA芯片分别设有电源管理模块、板级时钟驱动模块及存储系统,存储系统包括3组16位的DDR3SDRAM,2片36位的SRAM和2片24位的Flash;第二FPGA芯片与第四FPGA芯片上分别设有开发板的数据输入和数据输出接口,所述数据输入和数据输出接口为全双工差分的2.5Gbps光口。 |
地址 |
210093 江苏省南京市鼓楼区汉口路22号 |