| 主权项 |
一种高速1553总线协议处理器，其特征在于，包括以下模块：主机接口模块，分别与寄存器文件及中断管理单元、纠检错双端口存储器相连接，处理主机与处理器内的寄存器、存储器之间的数据转换；纠检错双端口存储器，分别与存储管理单元、寄存器文件及中断管理单元相连接；包括两个纠检错编解码模块，其中一个负责主机访问存储器端口的编码和解码，另外一个负责多协议核访问存储器端口的编码和解码；存储管理单元，分别与多协议处理核、寄存器文件及中断管理单元相连接；从纠检错双端口存储器读取主机的配置信息并送给多协议处理核；还将多协议处理核转交的总线数据写入纠检错双端口存储器；多协议处理核，通过存储管理单元与纠检错双端口存储器电性连接，还分别与双曼彻斯特II型编译码器单元、寄存器文件及中断管理单元相连接，包括总线控制器处理核、远置终端处理核和总线监视器处理核，以总线控制器模式、远置终端模式或总线监视器模式处理总线终端协议；双曼彻斯特II型编译码器单元，将来自多协议处理核的数据按照总线协议的规定转化为串行数据送给总线发送器；寄存器文件及中断管理单元，包括多个寄存器和中断管理模块，寄存器寄存发送来的信息，中断管理模块接收中断请求，并产生中断请求信号；时钟与复位管理单元，为时钟和复位信号的管理模块，分别与其他模块电性连接，接收用户系统发送复位、时钟及时钟模式信号，向各模块提供时钟信号和复位信号。 |
