基于李氏制约竞争计数编码的16选1数据选择电路

摘要

本发明公开一种基于李氏制约竞争计数编码的16选1数据选择器，包括8个非门、16个与门和5个或门，地址输入信号为A0、A1、A2和A3，各分别对应于一个非门，数据输入信号为D0,D1,D2……D15，输出为Y，即为D0,D1,D2……D15中的一个；本发明所设计的基于李氏制约竞争计数编码的16选1数据选择电路以李氏制约竞争计数编码为基础，作为数据选择输出的Y有规律可循，并且此种数据选择电路具有特征序列，能够提高信号传输的可靠性，与此同时还降低了数据选择的误码率。

主权项

一种基于李氏制约竞争计数编码的16选1数据选择电路，用于将4位李氏制约竞争计数编码作为4个地址输入信号使用，并在4个地址输入信号的控制下，从16路数据输入信号中选择1路数据输入信号作为输出信号；其特征在于：包括8个非门、16个五输入与门和5个四输入或门；所述4位李氏制约竞争计数编码的码位由第一位至第四位依次升高，所述16路数据输入信号的码位由第一位至第十六位依次升高；所述16路数据输入信号从低位到高位依次连接第一至第十六五输入与门的第一输入端；所述16路数据输入信号从低位到高位依次连接五输入与门的第一输入端；所述第一非门的输入端用于输入4个地址输入信号的第一位，而输出端分别连接第一、十至十六五输入与门的第二输入端；所述第一非门的输出端还连接第五非门的输入端，所述第五非门的输出端分别连接第二至九五输入与门的第二输入端；所述第二非门的输入端用于输入4个地址输入信号的第二位，而输出端分别连接第一至三、七、八、十二至十四五输入与门的第三输入端；所述第二非门的输出端还连接第六非门的输入端，所述第六非门的输出端分别连接第四至六、九至十一、十五、十六五输入与门的第三输入端；所述第三非门的输入端用于输入4个地址输入信号的第三位，而输出端分别连接第一至五、八、十四至十六五输入与门的第四输入端；所述第三非门的输出端还连接第七非门的输入端，所述第七非门的输出端分别连接第六、七、九至十三五输入与门的第四输入端；所述第四非门的输入端用于输入4个地址输入信号的第四位，而输出端分别连接第一、二、五、十一、十二、十六五输入与门的第五输入端；所述第四非门的输出端还连接第八非门的输入端，所述第八非门的输出端分别连接第三、四、六至十、十三至十五五输入与门的第五输入端；所述第一四输入或门的输入端分别连接第一至四非门的输出端，第二四输入或门的输入端分别连接第五至八非门的输出端，第三四输入或门的输入端分别连接第九至十二非门的输出端，第四四输入或门的输入端分别连接第十三至十六非门的输出端，而所述第一至四四输入或门的输出端分别连接第五四输入或门的输入端，第五四输入或门的输出端用以输出被选择的1路数据。