电压调节器结构

摘要

本发明涉及电压调节器结构。提供一种集成电路包括带隙参考生成器和电压调节器。带隙参考生成器包括第一电流路径和具有在第一电流路径中的发射极-集电极路径的第一双极晶体管。电压调节器包括：第二电流路径，其中第二电流路径与第一电流路径成镜像；电阻器，其被配置为接收第二电流路径的电流；第二双极晶体管，该第二双极晶体管的基极和集电极互连；以及第三双极晶体管，其与第二双极晶体管和电阻器串联连接。第三双极晶体管的基极和集电极互连。

主权项

一种集成电路，包括：带隙参考生成器，其包括：第一电流路径，包括第一PMOS晶体管；和第一电阻器，与所述第一PMOS晶体管的源极‑漏极路径串联耦合；以及电压调节器，其包括：第二电流路径，包括第二PMOS晶体管，并且与所述第一电流路径成镜像；第三电流路径，包括第一NMOS晶体管，其中所述第二电流路径和所述第三电流路径共享同一电流；第四电流路径，包括第二NMOS晶体管，并且与所述第三电流路径成镜像；第五电流路径，包括第三PMOS晶体管，其中所述第四电流路径和所述第五电流路径共享同一电流；和第六电流路径，包括第四PMOS晶体管，并且与所述第五电流路径成镜像，其中所述第六电流路径包括第二电阻器，所述第二电阻器与所述第四PMOS晶体管的源极‑漏极路径串联耦合。