发明名称 半导体装置及其制造方法
摘要 本发明的半导体装置(100)具备:基板(1);设置于基板上的栅极电极(11);形成于栅极电极上的栅极绝缘层(12);氧化物半导体层(13),其形成在栅极绝缘层上,具有沟道区域(13c)和分别位于沟道区域的两侧的源极区域(13s)和漏极区域(13d);与源极区域电连接的源极电极(14);与漏极区域电连接的漏极电极(15);和金属化合物层(16),其位于源极电极与漏极电极之间,与氧化物半导体层接触地设置于氧化物半导体层上。金属化合物层是由与源极电极和漏极电极所包含的金属元素中的至少一种相同的金属元素的化合物形成的绝缘体层或半导体层。
申请公布号 CN102812555B 申请公布日期 2013.07.24
申请号 CN201180013422.7 申请日期 2011.03.10
申请人 夏普株式会社 发明人 深谷哲生
分类号 H01L29/786(2006.01)I;G02F1/1368(2006.01)I;H01L21/28(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/786(2006.01)I
代理机构 北京尚诚知识产权代理有限公司 11322 代理人 龙淳
主权项 一种半导体装置的制造方法,其特征在于,包括:工序(A),在基板上形成栅极电极;工序(B),以覆盖所述栅极电极的方式形成栅极绝缘层;工序(C),在所述栅极绝缘层上形成氧化物半导体层;和工序(D),设置与所述氧化物半导体层电连接的源极电极和漏极电极,所述工序(D)包括:工序(D-1),以覆盖所述氧化物半导体层的方式形成金属膜;和工序(D-2),通过对所述金属膜进行图案化而形成所述源极电极和所述漏极电极,执行所述工序(D-2)中的图案化,使得所述金属膜中的位于成为所述氧化物半导体层的沟道区域的区域上的部分,作为比所述源极电极和所述漏极电极薄的导电体膜残存,还包括通过使所述导电体膜发生化学反应而形成位于所述源极电极与所述漏极电极之间的金属化合物层的工序(E),所述工序(D-2)包括:形成光致抗蚀剂层的工序(D-2-1),所述光致抗蚀剂层覆盖所述金属膜的一部分,具有与成为所述氧化物半导体层的源极区域和漏极区域的区域重叠的第一部分;和工序(D-2-2),使用所述光致抗蚀剂层作为掩模对所述金属膜进行蚀刻,执行所述工序(D-2-1),使得所述光致抗蚀剂层具有与成为所述氧化物半导体层的沟道区域的区域重叠且比所述第一部分薄的第二部分,所述金属化合物层的厚度为1nm以上5nm以下。
地址 日本大阪府