一种自适应抗多普勒频偏的时间调制阵列天线系统

摘要

本发明公开了一种自适应抗多普勒频偏的时间调制阵列天线系统，包括天线阵列子系统、射频开关网络子系统、FPGA控制子系统。天线阵列模块由四对相同的印刷偶极子单元1串馈构成；射频开关网络模块由四个一比特移相器2与一个一分四功分器合路器3组成；FPGA控制子系统中的FPGA控制板9上集成了单轴加速度计和积分器组成的速度采集单元11来获取当前环境的相对速度信息，经由上述信息计算出对应的移相器2上开关的控制序列，通过控制信号传输线8改变移相器的工作状态。从而通过本发明实现了多普勒频率偏移补偿功能，同时具有自适应优势，控制波束指向指定通信目标，可用于高速铁路通信等领域。

主权项

一种自适应抗多普勒频偏的时间调制阵列天线系统，其特征在于，包括天线阵列子系统、射频开关网络子系统、FPGA控制子系统，其中：天线阵列子系统包括四阵元印刷偶极子天线阵列单元（1），所有天线阵列单元（1）平行于馈线轴向排布，间距半个介质波长；射频开关网络子系统包括一比特移相器（2）、一分四功分器合路器（3）、双工器（7）、射频信号输入接口（5）、射频信号输出接口（6），一分四功分器合路器（3）的四个出口端各自通过一个一比特移相器（2）分别连接四阵元印刷偶极子天线阵列单元（1）中的一个天线阵列单元，一分四功分器合路器（3）的入口端与双工器（7）相连，双工器（7）连接射频信号输入接口（5）和射频信号输出接口（4）；FPGA控制子系统包括FPGA控制板（9）、耦合小信号输出接口（6）、FPGA信号输入接口（10）、FPGA电源接口（12）、速度采集单元（11）、控制信号传输线（8），耦合小信号输出接口（6）、FPGA信号输入接口（10）、FPGA电源接口（12）连接FPGA控制板（9），速度采集单元（11）通过控制信号传输线（8）连接一比特移相器（2），速度采集单元（11）用于获取当前环境的相对速度信息，FPGA控制板（9）根据当前环境的相对速度信息计算出对应的一比特移相器（2）上开关的控制序列，然后通过控制信号传输线（8）改变一比特移相器（2）的工作状态，FPGA信号输入接口（10）用于接收来源于基带所提供的时分复用控制信号。