发明名称 半导体的基板工序、封装方法、封装及系统级封装结构
摘要 本发明提供一种用于一半导体封装的基板工序、封装方法、封装结构及系统级封装结构。该封装方法包含下列步骤:提供一金属箔,该金属箔包含一第一表面及一第二表面;分别形成一图案化抗蚀层于该金属箔的该第一表面及该第二表面上;形成至少一连接垫于各该图案化抗蚀层上;压合该金属箔的该第二表面至一载板的一释放层上;刻蚀该金属箔以形成一图案化金属箔;设置至少一半导体元件于该图案化金属箔的该第一表面的该图案化抗蚀层上;电性连接该至少一半导体元件至该第一表面的该至少一连接垫;封装该载板上的一空间;以及移除该载板。
申请公布号 CN103219244A 申请公布日期 2013.07.24
申请号 CN201310020318.1 申请日期 2013.01.18
申请人 东琳精密股份有限公司 发明人 林殿方
分类号 H01L21/48(2006.01)I;H01L21/683(2006.01)I;H01L21/50(2006.01)I;H01L23/31(2006.01)I;H01L23/498(2006.01)I 主分类号 H01L21/48(2006.01)I
代理机构 上海一平知识产权代理有限公司 31266 代理人 须一平
主权项 一种用于一半导体封装的基板工序,该基板工序包含下列步骤:(a)提供一金属箔(Metal Foil),该金属箔包含一第一表面及一第二表面;(b)分别形成一图案化抗蚀层于该第一表面及该第二表面上;(c)分别形成至少一连接垫(Connection Pad)于各该图案化抗蚀层上;以及(d)刻蚀该金属箔以形成一图案化金属箔。
地址 中国台湾苗栗县竹南镇中华路118号