发明名称 异物排斥控制系统及其控制方法
摘要 本发明提供一种基于FPGA的异物排斥控制系统及其控制方法,所述控制系统包括:异物检测信号发出装置、FPGA芯片和排斥装置;所述FPGA芯片包括:信号接收单元,用于接收所述异物检测信号发出装置发出的异物排斥信号;计时单元,用于在所述信号接收单元接收到任一异物排斥信号后,针对任一个所述异物排斥信号开始延迟计时并设立延迟时间T1;信号触发单元,在所述计时单元针对任一个所述异物排斥信号的延时时间T1计时结束后产生异物排斥控制信号至所述排斥装置以进行排斥作业,得以将检测为具有异物的产品排斥出生产线。相较于现有技术,上述异物排斥技术具有延时计时精确、实时性的优点,可以同时实现连续快速且精确地排斥,并可确保生产进度不受影响。
申请公布号 CN102266854B 申请公布日期 2013.07.24
申请号 CN201110124757.8 申请日期 2011.05.13
申请人 上海高晶检测科技股份有限公司 发明人 陆志文;姜鑫东;彭宁嵩;吴家荣
分类号 B07C5/00(2006.01)I 主分类号 B07C5/00(2006.01)I
代理机构 上海光华专利事务所 31219 代理人 李仪萍
主权项 一种基于FPGA的异物排斥控制系统,其特征在于,包括:异物检测信号发出装置、数据处理芯片、FPGA芯片和排斥装置,所述数据处理芯片与所述异物检测信号发出装置、所述FPGA芯片以及所述排斥装置连接;所述异物检测信号发出装置用于在检测到异物产品时发出异物排斥信号;所述FPGA芯片包括:信号接收单元,用于接收所述异物检测信号发出装置发出的异物排斥信号;在将所述异物排斥信号传送至所述FPGA芯片之前经由所述数据处理芯片对所述异物排斥信号进行初级复位延时处理;计时单元,用于在所述信号接收单元接收到任一异物排斥信号后,针对任一个所述异物排斥信号开始延迟计时并设立延迟时间T1;信号触发单元,在所述计时单元针对任一个所述异物排斥信号的延时时间T1计时结束后产生异物排斥控制信号至所述排斥装置以进行排斥作业,得以将检测为具有异物的产品排斥出生产线;在将所述异物排斥控制信号传送至所述排斥装置之前经由所述数据处理芯片对所述异物排斥控制信号进行数据处理以产生用于传送至所述排斥装置的控制指令。
地址 200433 上海市杨浦区翔殷路128号11号楼A座101-111室