发明名称 半导体器件
摘要 提供了可增强其耐电荷性的半导体器件。第一平行p-n层设置在元件激活部中,并且第二平行p-n层设置在元件周缘部中。n-表面区设置在第二平行p-n层和第一主面之间。两个或两个以上p型保护环区域被设置成在n-表面区的第一主面侧彼此分离。第一场板电极和第二场板电极电连接到p型保护环区域。第二场板电极覆盖彼此相邻的第一场板电极,从而通过第二绝缘膜覆盖第一场板电极之间的第一主面。
申请公布号 CN103219339A 申请公布日期 2013.07.24
申请号 CN201210533176.4 申请日期 2012.12.11
申请人 富士电机株式会社 发明人 曹大为;大西泰彦
分类号 H01L27/082(2006.01)I;H01L29/739(2006.01)I 主分类号 H01L27/082(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 张鑫
主权项 一种半导体器件,包括:设置在第一主面侧的元件激活部;设置在第二主面侧的低电阻层;平行p‑n层,所述平行p‑n层设置在第一主面和所述低电阻层之间,其中第一导电型区域和第二导电型区域交替地排列;第一导电型的第三区域,所述第三区域设置在包围所述元件激活部的元件周缘部中的所述平行p‑n层和所述第一主面之间;第二导电型的两个或两个以上第三区域,所述第三区域被设置成在所述第一导电型的第三区域中的第一主面侧彼此分离开;两个或两个以上第一导电层,所述第一导电层电连接到所述第一表面侧的第二导电型的第三区域并且在所述元件周缘部中部分地覆盖第一主面;以及两个或两个以上第二导电层,所述第二导电层电连接到第二导电型的第三区域并且覆盖彼此相邻的所述第一导电层,从而通过绝缘层覆盖所述第一导电层之间的第一主面。
地址 日本神奈川县