发明名称 | 串化器及数据串化方法 | ||
摘要 | 本发明提供一种串化器。于一实施例中,该串化器依据一全摆幅时脉及无噪声的一差动时脉转换一并列输入数据为一串列输出数据,包括多个并入串出移位暂存器、多个电流型逻辑D型正反器、以及至少一多工器。这些并入串出移位暂存器自该并列输入数据的多个输入位元中分别接收部份输入位元,并依据该全摆幅时脉串列化这些部份输入位元,以产生多个第一中间数据。这些电流型逻辑D型正反器依据无噪声的该差动时脉分别锁定储存这些第一中间数据,以产生多个第二中间数据。该至少一多工器依据无噪声的该差动时脉交错这些第二中间数据以产生该串列输出数据。 | ||
申请公布号 | CN103220000A | 申请公布日期 | 2013.07.24 |
申请号 | CN201210049890.6 | 申请日期 | 2012.02.29 |
申请人 | 慧荣科技股份有限公司 | 发明人 | 张蕙如 |
分类号 | H03M9/00(2006.01)I | 主分类号 | H03M9/00(2006.01)I |
代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 陆勍 |
主权项 | 一种串化器,依据一全摆幅时脉及无噪声的一差动时脉转换一并列输入数据为一串列输出数据,包括:多个并入串出移位暂存器,自该并列输入数据的多个输入位元中分别接收部份输入位元,并依据该全摆幅时脉串列化所述部份输入位元,以产生多个第一中间数据;多个电流型逻辑D型正反器,依据无噪声的该差动时脉分别锁定储存所述第一中间数据,以产生多个第二中间数据;以及至少一多工器,接收所述第二中间数据,并依据无噪声的该差动时脉交错所述第二中间数据以产生该串列输出数据。 | ||
地址 | 中国台湾新竹县竹北市台元街36号8楼之1 |