发明名称 | 采用数据驱动机制多处理器间数据通信电路 | ||
摘要 | 本发明涉及一种采用数据驱动机制的多处理器间数据通信电路,它包括:一个交叉开关矩阵、4个数据流存储器、4个匹配电路。如图所示,发送数据传送时,源CPU根据之前定好的协议经过与其相连的匹配电路,然后发送至交叉开关矩阵实现数据传输;接收数据时,首先源数据经过交叉开关矩阵选择路径后后传送至交叉开关矩阵的相对应的输出端口,输出的数据进入数据流流存储器DFM,经过DFM完备性检测后,取出函数号与数据传送至相应的目的CPU。本发明能较好的解决多核结构出现的通信瓶颈问题。 | ||
申请公布号 | CN103218343A | 申请公布日期 | 2013.07.24 |
申请号 | CN201310103016.0 | 申请日期 | 2013.03.28 |
申请人 | 上海大学 | 发明人 | 毕卓;王镇;张莹;徐云川;孔维利 |
分类号 | G06F15/163(2006.01)I | 主分类号 | G06F15/163(2006.01)I |
代理机构 | 上海上大专利事务所(普通合伙) 31205 | 代理人 | 何文欣 |
主权项 | 一种采用数据驱动机制的多处理器间数据通信电路,由一个交叉开关矩阵(1)、4个数据流存储器(20、21、22、23)和4个匹配电路(30、31、32、33)构成,其特征是:所述4个匹配电路(30、31、32、33)的输出连接到交叉开关矩阵(1),而交叉开关矩阵(1)的4个输出分别连接到4 数据流存储器(20、21、22、23);发送数据传送时,源CPU根据定义的协议经过4个匹配电路(30、31、32、33)发送数据至交叉开关矩阵(1)实现数据传输;接收数据时,首先源数据经过交叉开关矩阵(1)路由选择后传送至交叉开关矩阵(1)的相对应的输出端口,输出的数据分别进入4个数据流存储器(20、21、22、23),经过数据流存储器(20、21、22、23)完备性检测后,取出函数号与数据传送至相应的目的CPU。 | ||
地址 | 200444 上海市宝山区上大路99号 |