一种基于FPGA的税收校验卡

摘要

本发明公开了一种基于FPGA的税收校验卡，属于税收行业信息安全领域技术，该税收校验卡包括FPGA芯片、8片密码算法芯片、FPGA配置芯片、晶体振荡器、电源芯片1、电源芯片2、程序下载口J1、程序调试口J2、PCI总线；FPGA芯片内部包括嵌入式PCI-IP硬核、状态机、双端口RAM，嵌入式PCI-IP硬核与物理的PCI总线相连，8片密码算法芯片均与状态机相连实现数据的交互，双端口RAM连接FPGA配置芯片；晶体振荡器与FPGA芯片相连。本发明的一种基于FPGA的税收校验卡和现有技术相比，具有防伪措施高、速度快、效率高、成本低、功耗小、信息安全的优点。

主权项

一种基于FPGA的税收校验卡，其特征在于该税收校验卡包括FPGA芯片、8片密码算法芯片、FPGA配置芯片、晶体振荡器、电源芯片1、电源芯片2、程序下载口J1、程序调试口J2、PCI总线；FPGA芯片内部包括嵌入式PCI‑IP硬核、状态机、双端口RAM，嵌入式PCI‑IP硬核与物理的PCI总线相连，8片密码算法芯片均与状态机相连实现数据的交互，双端口RAM连接FPGA配置芯片，通过FPGA配置芯片实现数据的缓存；晶体振荡器与FPGA芯片相连并提供工作时钟频率给FPGA芯片；PCI总线的电压输出连接到电源芯片1及电源芯片2，电源芯片1连接FPGA芯片及密码算法芯片，电源芯片2连接FPGA芯片内部的嵌入式PCI‑IP硬核；程序下载口J1和程序调试接口J2均与FPGA芯片连接。