基于SOC芯片的时钟树结构的设计方法

摘要

基于SOC芯片的时钟树结构的设计方法，包括：在同步时钟路径上找到共同电路部分，将共同部分提取出来，作为第一级时钟产生电路；将除第一级时钟产生电路外的所有分支的时钟产生电路放到第二级时钟产生电路中。如果所述第二级时钟产生电路中仍有后续分支电路的共同电路的共同部分，则将后续分支电路的共同电路的共同部分保留，将除第一、二级时钟产生电路外的所有分支的时钟产生电路放到第三级时钟产生电路中。如此不断递归分级，直到不再有分支电路的共同部分为止。本发明将同步时钟的共用时钟部分最大化，使得时钟树结构更优化，提高时钟质量，有助于提高芯片最终可工作频率，节省时钟电路资源。

主权项

基于SOC芯片的时钟树结构的设计方法，其特征在于：包括如下步骤：在同步时钟路径上找到共同电路部分，将共同部分提取出来，作为第一级时钟产生电路；将除第一级时钟产生电路外的所有分支的时钟产生电路放到第二级时钟产生电路中。