发明名称 半导体装置及其制造方法
摘要 本发明涉及半导体装置及其制造方法。本发明提供的半导体装置在同一衬底上搭载了作为被保护元件的MOSFET、静电保护用的MOSFET,其中,具有高保护能力并且能够以少的工序数制造。在形成低浓度区域(6、15、16)、栅极电极(11、12、13)后,在整个表面上成膜绝缘膜。然后,将抗蚀剂图案作为掩模进行蚀刻,在区域(A1)以及(A3)内,以从栅极电极的一部分上方至低浓度区域的一部分上方进行重叠的方式残存绝缘膜(21a、21c),在区域(A2)内,在栅极电极的侧壁上残存绝缘膜(21b)。然后,将栅极电极(11~13)以及绝缘膜(21a~21c)作为掩模,进行高浓度离子注入后,进行硅化物化的工序。
申请公布号 CN101996995B 申请公布日期 2013.07.24
申请号 CN201010257988.1 申请日期 2010.08.18
申请人 夏普株式会社 发明人 疋田智之
分类号 H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/8234(2006.01)I 主分类号 H01L27/088(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 闫小龙;王忠忠
主权项 一种半导体装置的制造方法,该半导体装置在同一半导体衬底上搭载了高耐压的第一MOSFET、低耐压的第二MOSFET以及静电保护用的第三MOSFET,其特征在于,在半导体衬底上形成元件分离区域,由此,分别划分出形成所述第一MOSFET的第一区域、形成所述第二MOSFET的第二区域、以及形成所述第三MOSFET的第三区域,在所述第一区域内,形成构成所述第一MOSFET的阱区域,在该阱区域的规定的表面位置形成第一低浓度扩散区域,在所述半导体衬底上隔着高耐压用的栅极氧化膜形成第一栅极电极,在所述第二区域内,形成构成所述第二MOSFET的阱区域,在该阱区域的规定的表面位置形成第二低浓度扩散区域,在所述半导体衬底上隔着低耐压用的栅极氧化膜形成第二栅极电极,在所述第三区域内,形成构成所述第三MOSFET的阱区域,在该阱区域的规定的表面位置形成第三低浓度扩散区域,在所述半导体衬底上隔着栅极氧化膜形成第三栅极电极,在形成有所述第一~第三栅极电极、所述第一~第三低浓度扩散区域的状态下,在整个表面成膜掩模绝缘膜,然后,形成抗蚀剂图案,该抗蚀剂图案在所述第一区域内从所述第一栅极电极的一部分上方至所述第一低浓度扩散区域的一部分上方进行重叠,并且在所述第三区域内从所述第三栅极电极的一部分上方至所述第三低浓度扩散区域的一部分上方进行重叠,然后,将所述抗蚀剂图案作为掩模,对所述掩模绝缘膜进行各向异性蚀刻,在所述第一区域以及所述第三区域内的被所述抗蚀剂图案覆盖之处、以及所述第二区域内的所述第二栅极电极的侧壁部分残存所述掩模绝缘膜,然后,将残存的所述掩模绝缘膜以及所述第一~第三栅极电极作为掩模进行高浓度离子注入,在未被所述掩模绝缘膜覆盖的所述第一~第三低浓度扩散区域的表面区域分别形成第一~第三高浓度扩散区域,并且,对所述第一~第三栅极电极进行掺杂,然后,在整个表面上成膜高熔点金属膜后,进行热处理,在所述第一~第三高浓度扩散区域的上表面、未被所述掩模绝缘膜覆盖之处 的所述第一以及第三栅极电极的上表面、以及所述第二栅极电极的上表面形成硅化物层,然后,有选择地除去在所述掩模绝缘膜上以及所述元件分离区域上残存的未反应的所述高熔点金属膜。
地址 日本大阪府大阪市