发明名称 半导体记忆装置
摘要 本发明系关于一种记忆体,其包括:一第一记忆区域,该第一记忆区域包括记忆群,记忆群包括复数个记忆单元,该等记忆群分别分配有位址,该等记忆群分别系资料抹除操作之单位;一第二记忆区域,其暂时将自第一记忆区域读取之资料储存于其中,或暂时将待写入至第一记忆区域之资料储存于其中;一读取计数器,其将每一记忆群之一资料读取计数储存于其中;一错误校正电路,其计算读取资料的一错误位元计数;及一执行一刷新操作之控制器,其中当错误位元计数超过一第一临限值时或当资料读取计数超过一第二临限值时,将储存于记忆群之一者中的读取资料暂时储存在第二记忆区域中,且将读取资料写回至该同一个记忆群。
申请公布号 TWI402848 申请公布日期 2013.07.21
申请号 TW097137973 申请日期 2008.10.02
申请人 东芝股份有限公司 日本 发明人 长富靖;高岛大三郎;初田幸辅
分类号 G11C16/02;G11C11/56 主分类号 G11C16/02
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项
地址 日本