发明名称 |
埋藏式电路结构之制作方法 |
摘要 |
一种埋藏式电路结构之制作方法,首先提供一具有至少一沟渠之基底、于该沟渠内形成一顶部低于该沟渠之开口的导电层、进行一选择性金属化学气相沈积制程,于该沟渠内形成一表面系低于该基底表面之金属层、以及于该金属层上形成一覆盖该金属层之保护层。 |
申请公布号 |
TWI403235 |
申请公布日期 |
2013.07.21 |
申请号 |
TW099123145 |
申请日期 |
2010.07.14 |
申请人 |
台湾创新记忆体股份有限公司 新竹市公道五路2段180号 |
发明人 |
冯台生;戎乐天 |
分类号 |
H05K3/18;H05K1/18 |
主分类号 |
H05K3/18 |
代理机构 |
|
代理人 |
吴丰任 新北市永和区福和路389号6楼之3;戴俊彦 新北市永和区福和路389号6楼之3 |
主权项 |
|
地址 |
新竹市公道五路2段180号 |