| 发明名称 | 分立栅存储器件的形成方法 | ||
| 摘要 | 一种分立栅存储器件的形成方法，包括：提供半导体衬底，所述半导体衬底上依次形成有栅介质层、第一多晶硅层、层间绝缘层和第二多晶硅层，所述第一多晶硅层具有第一厚度；刻蚀所述第二多晶硅层和绝缘层，形成控制栅；刻蚀所述第一多晶硅层至第二厚度，所述第一多晶硅层被层间绝缘层覆盖的部分具有第一厚度，而未被覆盖的部分具有第二厚度，所述第二厚度范围为80～280<img file="D200910197088XA00011.GIF" wi="59" he="49" />本发明通过减小浮栅多晶硅层的余留厚度，利用其后工艺过程的微笑效应，改善浮栅多晶层的尖端形貌，可以适用于较小特征尺寸的器件，有助于提高器件的擦除速率。 | ||
| 申请公布号 | CN102044497B | 申请公布日期 | 2013.07.17 |
| 申请号 | CN200910197088.X | 申请日期 | 2009.10.13 |
| 申请人 | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司 | 发明人 | 李勇;刘艳;周儒领;黄淇生 |
| 分类号 | H01L21/8247(2006.01)I;H01L21/28(2006.01)I;H01L27/115(2006.01)I;H01L29/423(2006.01)I | 主分类号 | H01L21/8247(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 李丽 |
| 主权项 | 1.一种分立栅存储器件的形成方法，包括：提供半导体衬底，所述半导体衬底上依次形成有栅介质层、第一多晶硅层、层间绝缘层和第二多晶硅层，所述第一多晶硅层具有第一厚度；刻蚀所述第二多晶硅层和层间绝缘层，形成控制栅；刻蚀所述第一多晶硅层至第二厚度，所述第一多晶硅层被层间绝缘层覆盖的部分具有第一厚度，而未被覆盖的部分具有第二厚度；其特征在于，所述第二厚度范围为<img file="FDA00002904635100011.GIF" wi="260" he="91" />所述形成方法还包括：在所述控制栅两侧形成侧墙；对位于侧墙外侧的第一多晶硅层进行刻蚀，至露出所述栅介质层，定义出源区；对所述源区进行离子注入；在所述侧墙的外侧、源区的上方依次形成隧穿绝缘层和擦除栅；同时所述第二厚度的第一多晶硅层在靠近所述隧穿绝缘层的一侧形成尖端。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||