一种处理器芯片仿真器

摘要

本发明公开了一种处理器芯片仿真器，包括仿真芯片，存储器，管理模块和监控模块。仿真芯片内包含用于实现仿真调试功能额外增加的寄存器，该寄存器仅在监控模式下可以访问，且地址与产品处理器芯片寄存器地址不重叠；在监控模式下仿真芯片通过执行与访问产品处理器芯片寄存器相同的程序语句来访问所述额外增加的寄存器。在运行模式下管理模块内与仿真芯片连接的标准数据/地址总线和与存储器连接的标准数据/地址总线对接；在监控模式下管理模块内与仿真芯片连接的标准数据/地址总线和与监控模块连接的标准数据/地址总线对接。本发明简化了仿真芯片的对外接口设计，降低了仿真芯片设计复杂度，亦有助于提高仿真芯片和仿真器系统的稳定性。

主权项

一种处理器芯片仿真器，其特征在于，包括：仿真芯片，存储器，管理模块和监控模块；所述仿真芯片内包含产品处理器芯片的处理器核、功能模块、所有寄存器和接口，以及用于实现仿真调试功能额外增加的多个寄存器；所述管理模块通过第一标准数据/地址总线与仿真芯片连接；所述管理模块通过第二标准数据/地址总线与存储器连接；所述管理模块通过第三标准数据/地址总线与监控模块连接；所述仿真芯片在运行模式和监控模式下，能读写除所述用于实现仿真调试功能额外增加的寄存器以外的其所具有的所有寄存器，只有在监控模式下，仿真芯片才能读写所述用于实现仿真调试功能额外增加的多个寄存器；所述用于实现仿真调试功能额外增加的寄存器的地址与产品处理器芯片寄存器地址不重叠，在监控模式下，仿真芯片通过执行与访问产品处理器芯片寄存器相同，但目标寄存器地址不同的程序语句来访问所述用于实现仿真调试功能额外增加的寄存器。