片上系统中高速超宽总线故障测试系统和方法

摘要

本发明涉及一种片上系统中高速超宽总线故障测试系统和方法。它包含有为完善片上系统可测试性而增加的电路和基于此电路运行的测试流程，其电路由一个测试访问通道组、六条测试链路和一组高速超宽总线测试控制线组成；其测试流程由单向型高速超宽总线测试流程和双向型高速超宽总线测试流程组成。采用本发明，能够对片上系统中的高速超宽总线实现全面的测试访问，完成高速超宽总线上信号完整性故障和固定逻辑值故障的测试，并且能够保证各条总线在测试过程中的相互隔离和有效控制。本发明电路结构简单、测试流程简捷，适用于片上系统中各种类型的高速超宽总线。

主权项

一种片上系统中高速超宽总线的故障测试系统，电路由一个测试访问通道组（1）、六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）和一组高速超宽总线测试控制线（3）组成，其特征在于：所述测试访问通道组（1）有一组外接测试访问通道信号输入引脚（TCI）和一组外接测试访问通道信号输出引脚（TCO），而在片内输出分别连接各种类型高速超宽总线的所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）；每一所述测试链路（2）根据类型不同分别与高速超宽总线CPU端或高速超宽总线终端相连接，并在片内连接所述高速超宽总线测试控制线（3）；所述高速超宽总线测试控制线（3）有一个外接高速超宽总线测试使能信号输入引脚（TEN）、一个外接高速超宽总线测试时钟信号输入引脚（TCLK）和一个外接双向型测试单元功能端口方向切换控制信号输入引脚（BIOC），而在片内输出连接各个所述测试链路（2.1、2.2、2.3、2.4、2.5、2.6）；所述测试访问通道组（1）共由三根测试访问输入总线和三根测试访问输出总线组成，其中，每一根测试访问输入总线外接一个测试访问通道信号输入引脚（TCI），每一根测试访问输出总线外接一个测试访问通道信号输出引脚（TCO）；所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）分别为：由高速超宽总线CPU端输入型测试单元构成的第一测试链路（2.1）、由高速超宽总线终端输出型测试单元构成的第二测试链路（2.2）、由高速超宽总线CPU端输出型测试单元构成的第三测试链路（2.3）、由高速超宽总线终端输入型测试单元构成的第四测试链路（2.4）、由高速超宽总线CPU端双向型测试单元构成的第五测试链路（2.5）和由高速超宽总线终端双向型测试单元构成的第六测试链路（2.6）；在片内，测试访问输入总线与第一测试链路（2.1）、第四测试链路（2.4）、第五测试链路（2.5）和第六测试链路（2.6）相连接；测试访问输出总线与第二测试链路（2.2）、第三测试链路（2.3）、第五测试链路（2.5）和第六测试链路（2.6）相连接。