半导体电路设计支援装置及方法、计算机可读记录介质

摘要

半导体电路设计支援装置及方法、计算机可读记录介质。该半导体电路设计支援装置具备：读入RTL描述的电路数据的单元；将上述RTL描述的电路数据进行逻辑扩展，并提取运算器的单元；从所提取的上述运算器中、将不跨越存储元件的多个运算器聚类化为一个运算器的单元；读入与上述RTL描述的电路数据相对的时序限制的单元；在上述时序限制中包含时序例外的情况下，对上述RTL描述的电路数据的该例外路径进行追踪的单元；根据上述电路数据的路径的追踪，判别被聚类化为上述一个运算器的运算器输入是否被设定为时序例外的单元；以及从被聚类化为上述一个运算器的运算器中，分离设定有上述时序例外的运算器的单元。

主权项

一种半导体电路设计支援装置，其特征在于，具备：读入RTL描述的电路数据的单元；将上述RTL描述的电路数据进行逻辑扩展，并提取运算器的单元；从所提取的上述运算器中、将不跨越存储元件的多个运算器聚类化为一个运算器的单元；读入与上述RTL描述的电路数据相对的时序限制的单元；在上述时序限制中包含时序例外的情况下，对上述RTL描述的电路数据的该例外路径进行追踪的单元；根据上述电路数据的路径的追踪，判别被聚类化为上述一个运算器的运算器输入是否被设定为时序例外的单元；以及从被聚类化为上述一个运算器的运算器中，分离设定有上述时序例外的运算器的单元。