发明名称 |
双浅沟道隔离的外延二极管阵列的制备方法 |
摘要 |
本发明公开了一种双浅沟道隔离的外延二极管阵列的制备方法,该方法首先在衬底上形成重掺杂的第一导电类型区域和高掺杂的第二导电类型区域,生长外延层,然后通过深沟道刻蚀形成二极管阵列字线间的隔离和垂直于深沟道方向的浅沟道刻蚀形成位线间的隔离,最后在深沟道和浅沟道隔离围成的区域通过离子注入的方法形成独立的二极管阵列单元。本发明还提出了基于上述双浅沟道隔离的外延二极管阵列的相邻字线和位线间串扰电流的抑制方法。本发明可用于二极管驱动的高密度大容量存储器,如相变存储器、电阻存储器、磁性存储器和铁电存储器等;其方法与传统的CMOS工艺完全兼容,二极管阵列在外围电路形成之前完成,其热制程不会造成外围电路的漂移,解决了实现高密度、大容量、嵌入式相变存储器的技术难题。 |
申请公布号 |
CN102412179B |
申请公布日期 |
2013.07.17 |
申请号 |
CN201010289920.1 |
申请日期 |
2010.09.21 |
申请人 |
中国科学院上海微系统与信息技术研究所 |
发明人 |
张超;宋志棠;万旭东;刘波;吴关平;张挺;杨左娅;谢志峰 |
分类号 |
H01L21/762(2006.01)I;H01L45/00(2006.01)I |
主分类号 |
H01L21/762(2006.01)I |
代理机构 |
上海光华专利事务所 31219 |
代理人 |
李仪萍 |
主权项 |
一种双浅沟道隔离的外延二极管阵列的制备方法,其特征在于,该方法包括以下步骤:(A)在第一导电类型的衬底上形成重掺杂P+的第一导电类型区域,再在该重掺杂P+的第一导电类型区域之上形成高掺杂N++的第二导电类型区域;(B)在高掺杂N++的第二导电类型区域上生长外延层;(C)采用光刻和刻蚀技术形成深至重掺杂的第一导电类型区域的第一沟道,使高掺杂N++的第二导电类型区域被划分为多条字线;然后在第一沟道内侧表面通过热氧化的方法形成氧化层,之后在第一沟道内填充多晶硅作为绝缘隔离层;通过回刻工艺去除位于第一沟道顶部的多晶硅,并填入氧化物,平坦化工艺后,完成第一沟道隔离结构;(D)采用光刻和刻蚀技术形成与第一沟道隔离结构相互垂直的位于字线之上的第二沟道;然后在第二沟道内侧表面通过热氧化的方法形成氧化层,之后在第二沟道内利用化学气相沉积技术填充绝缘材料,平坦化工艺后,完成第二沟道隔离结构;(E)第一沟道隔离结构和第二沟道隔离结构将外延层划分成多个隔离区,同一条字线两端的隔离区作为字线引出区,剩余的隔离区作为二极管阵列单元区;在二极管阵列单元区,通过曝光、离子注入和退火工艺形成二极管的P+型区和N‑型区,从而形成二极管阵列单元;字线与字线之间通过第一沟道隔离结构进行隔离,同一条字线上的二极管阵列单元通过第二沟道隔离结构分隔开;(F)对字线两端的字线引出区进行离子注入形成字线的引线,以减少字线的引出电阻;在二极管阵列单元上方制作存储单元并引出位线。 |
地址 |
200050 上海市长宁区长宁路865号 |