| 发明名称 | 一种数据传输芯片级可靠性设计方法 | ||
| 摘要 | 本发明一种数据传输芯片级可靠性设计方法，包括如下步骤：A、在链路层进行重传计数器判断逻辑设计；B、在中间层进行传输场景控制逻辑设计；C、在物理层进行物理层自复位判断逻辑设计；D、在物理层进行物理层外部复位判断逻辑设计。本发明数据传输芯片级可靠性设计方法通过多层次的数据传输判定设计方法有效保证了数据传输的稳定性与可靠性，同时也实现了系统资源的可靠有效利用，在高端服务器系统中具有极高的应用价值。 | ||
| 申请公布号 | CN103209063A | 申请公布日期 | 2013.07.17 |
| 申请号 | CN201310142405.4 | 申请日期 | 2013.04.23 |
| 申请人 | 浪潮电子信息产业股份有限公司 | 发明人 | 李仁刚;胡雷钧;王恩东 |
| 分类号 | H04L1/16(2006.01)I;H04L1/18(2006.01)I;H04L12/70(2013.01)I | 主分类号 | H04L1/16(2006.01)I |
| 代理机构 | 代理人 | ||
| 主权项 | 一种数据传输芯片级可靠性设计方法，其特征在于，包括如下步骤：A、在链路层进行重传计数器判断逻辑设计；B、在中间层进行传输场景控制逻辑设计；C、在物理层进行物理层自复位判断逻辑设计；D、在物理层进行物理层外部复位判断逻辑设计。 | ||
| 地址 | 250014 山东省济南市高新区舜雅路1036号 | ||