| 发明名称 | 信息处理系统 | ||
| 摘要 | 本发明涉及信息处理系统，抑制信息处理系统（100）的消耗电力，同时消除共享资源（106）的访问冲突。总线控制器（108）利用高速缓存缺失检测部（119），来检测表示CPU（101）、CPU（102）的高速缓存命中或者高速缓存缺失的第1信息。另外，总线控制器（108）利用高速I/O检测部（120），来检测表示DMA控制器（103）、DMA控制器（104）的激活状态或者非激活状态的第2信息。总线控制器（108）利用生成部（123），基于第1信息和第2信息生成设定信号。 | ||
| 申请公布号 | CN103210377A | 申请公布日期 | 2013.07.17 |
| 申请号 | CN201080070129.X | 申请日期 | 2010.11.15 |
| 申请人 | 富士通株式会社 | 发明人 | 山下浩一郎;山内宏真;铃木贵久;栗原康志;早川文彦 |
| 分类号 | G06F12/08(2006.01)I;G06F1/32(2006.01)I;G06F13/36(2006.01)I | 主分类号 | G06F12/08(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 舒艳君;李洋 |
| 主权项 | 一种信息处理系统，其特征在于，包含：与总线连接的CPU；与总线连接的设备；被所述CPU或者所述设备访问的存储器；以及设定消耗电力模式的电源模式控制电路，所述电源模式控制电路基于表示所述CPU内的高速缓存的高速缓存命中或者高速缓存缺失的第1信息、和表示所述设备的激活状态或者非激活状态的第2信息，来设定所述消耗电力模式。 | ||
| 地址 | 日本神奈川县 | ||