| 摘要 |
<p>Es sind Verfahren zum Ausbilden einer mikroelektronischen Verpackungsstruktur und zugehörige Strukturen, die dadurch ausgebildet sind, beschrieben. Diese Verfahren können einen Chip beinhalten, der in ein kernloses Substrat eingelassen ist, wobei eine Gießzusammensetzung den Chip umgibt, und wobei der Chip TSV-Verbindungen auf einer ersten Seite und C4-Kontaktstellen auf einer zweiten Seite des Chips, ein dielektrisches Material auf einer ersten Seite und auf einer zweiten Seite der Gießzusammensetzung und Zusammenschaltungsstrukturen umfasst, die an die C4-Kontaktstellen und an die TSV-Kontaktstellen gekoppelt sind. Ausführungsformen beinhalten ferner das Ausbilden von Verpackungsstrukturen, bei denen mehrere Chips vollständig innerhalb einer BBUL-Verpackung ohne PoP-Anschlussflächen eingelassen sind.</p> |
