半导体装置及其加速抹除验证程序的方法

摘要

本发明公开了一种半导体装置及其加速抹除验证程序的方法，其是将一抹除验证修正单元连接于半导体装置中已毁损的位线与一页缓冲器之间，通过对已毁损位线的特别线路安排，使得在抹除验证程序进行时，抹除验证修正单元中的接地开关可将已毁损的位线连接至一接地电压，使得该页缓冲器可接收到该接地电压进而认为该已毁损位线已通过抹除验证，进而大幅节省了现有技术下所耗用的重复验证时间。

主权项

一种可加速抹除验证程序的半导体装置，包含一页缓冲器及内含多条位线的一存储单元阵列，所述多条位线接收一抹除验证指令，其特征在于，更包含：一抹除验证修正单元，连接于所述位线与所述页缓冲器之间，所述抹除验证修正单元具有对应地连接所述位线的多个接地开关，所述接地开关被设定为在接收所述抹除验证指令时使所述位线中已毁损的位线连接至接地电压。