一种1PPS锁存器及控制方法

摘要

一种1PPS锁存器。包括时钟倍频模块，鉴相器，浮点DSP，二阶数字滤波器，压控振荡器。对由接收机输入的卫星1PPS和本地1PPS进行鉴相，将数字鉴相器输出的相位差值做数据类型转换输出给二阶数字滤波器，再将二阶数字滤波器输出的结果经过类型转换输出给压控振荡器，由压控振荡器产生本地1PPS。同时提供一种利用本锁存器的控制方法。

主权项

一种1PPS锁存器，包括时钟倍频模块（001），鉴相器（002），浮点DSP（003），二阶数字滤波器（004），压控振荡器（005），所述时钟倍频模块（001）的倍频数为2或4，所述浮点DSP（003）连接二阶数字滤波器（004）的信号输入端和信号输出端，所述压控振荡器（005）的输出信号经分频后作为鉴相器（002）的输入信号，其特征在于：所述二阶数字滤波器（004）由FPGA器件构成，FPGA器件的逻辑单元连接结构根据matlab构建的滤波模型以VHDL硬件描述语言定义，所述二阶数字滤波器（004）包括第一乘法器（M001），第二乘法器（M002），第三乘法器（M003），加法器（S001），累加器（A001），第一乘法器（M001）的输出作为累加器（A001）的输入；累加器（A001）的输出和第二乘法器（M002）的输出作为加法器（S001）的输入；加法器（S001）的输出作为第三乘法器（M003）的输入。