发明名称 半导体装置及其制造方法
摘要 本发明涉及半导体装置及其制造方法,其在开口部具有通道的纵向半导体装置中,可提高高频特性。其特征在于,具有n型GaN类漂移层(4)、p型GaN类势垒层(6)、n型GaN类接触层(7),开口部(28)从表层到n型GaN类漂移层内,其结构具有包含覆盖该开口部配置的电子移动层(22)和电子供给层(26)的再生长层(27)、源极(S)、漏极(D)和位于在生长成上栅极(G),可视为以源极为一方电极,以漏极为另一方的电极而构成电容,具有降低该电容的容量的容量降低结构。
申请公布号 CN103201844A 申请公布日期 2013.07.10
申请号 CN201180053705.4 申请日期 2011.07.26
申请人 住友电气工业株式会社 发明人 八重樫诚司;木山诚;横山满德;井上和孝;冈田政也;齐藤雄
分类号 H01L29/80(2006.01)I;H01L21/336(2006.01)I;H01L21/338(2006.01)I;H01L27/095(2006.01)I;H01L29/12(2006.01)I;H01L29/778(2006.01)I;H01L29/78(2006.01)I;H01L29/812(2006.01)I 主分类号 H01L29/80(2006.01)I
代理机构 北京瑞盟知识产权代理有限公司 11300 代理人 刘昕
主权项 一种包含设有开口部的GaN类层叠体的纵向半导体装置,其特征在于,所述GaN类层叠体,朝向表层侧依次具有n型GaN类漂移层、p型GaN类势垒层、n型GaN类接触层,所述开口部从表层开始达到所述n型GaN类漂移层内,具有:再生长层,其位于覆盖该开口部的位置,包含电子移动层和电子供给层;源极,其位于所述开口部周围,以与所述n型GaN类接触层、所述再生长层和所述p型GaN类势垒层相接;漏极,其与所述源极夹持所述GaN类层叠体,位于与所述开口部中心重合的位置;和栅极,其位于所述再生长层上,对于以所述源极为一个电极,以所述漏极为另一个电极,且之间配置有电介质材料的电容,具有容量降低结构,作为使该电容的容量降低的结构。
地址 日本大阪府大阪市中央区北浜四丁目5番33号