发明名称 基于片上网络的众核芯片管理结构容错的方法
摘要 基于片上网络的众核芯片管理结构容错的方法,涉及一种容错方法。为了解决某些重要的管理核心及其冗余核心全都发生故障,则即使片上剩余的核心数量再多也无法维持芯片的继续工作,从而导致整块芯片过早报废的问题。所述方法包括:基于片上网络的众核芯片管理结构中包括有多个核心,所述多个核心包括各层次的主控核心和冗余核心,所述冗余核心分为固定冗余核心和动态冗余核心,对芯片的管理结构进行分组,对每个组采用组内相互监视的管理方法;对芯片的所有核心采用自适应管理的方法;在每个组内采用选举的管理方法;对固定冗余核心采用硬件自唤醒的管理方法,对动态冗余核心采用软件自唤醒的管理方法。本方法用于对众核芯片的管理结构进行容错。
申请公布号 CN103197994A 申请公布日期 2013.07.10
申请号 CN201310150849.2 申请日期 2013.04.26
申请人 哈尔滨工业大学 发明人 王进祥;吴子旭;付方发;路禹
分类号 G06F11/16(2006.01)I 主分类号 G06F11/16(2006.01)I
代理机构 哈尔滨市松花江专利商标事务所 23109 代理人 牟永林
主权项 基于片上网络的众核芯片管理结构容错的方法,其特征在于,所述基于片上网络的众核芯片管理结构中包括有多个核心,所述多个核心包括各层次的主控核心和冗余核心,所述冗余核心分为固定冗余核心和动态冗余核心,对芯片的管理结构进行分组,对每个组采用组内相互监视的管理方法;对芯片的所有核心采用自适应管理的方法;在每个组内采用选举的管理方法;对固定冗余核心采用硬件自唤醒的管理方法,对动态冗余核心采用软件自唤醒的管理方法。
地址 150001 黑龙江省哈尔滨市南岗区西大直街92号