发明名称 |
一种薄膜晶体管阵列基板及其制作方法及显示装置 |
摘要 |
本发明提供一种薄膜晶体管阵列基板及其制作方法及显示装置,方法包括:在衬底基板上形成薄膜晶体管、栅线图形和数据线图形;其中,在形成所述薄膜晶体管的过程中,将薄膜晶体管的漏极的图形和有源层的图形靠近像素单元的显示区域的边缘形成为阶梯结构;在完成上述步骤衬底基板上形成像素电极用的透明导电薄膜,通过构图工艺形成所述像素电极的图形,所述像素电极的图形覆盖所述阶梯结构和所述像素单元中的显示区域;在完成上述步骤的衬底基板上依次形成钝化层的图形及公共电极的图形。本发明可以减小像素电极爬坡的段差,解决段差过大问题造成像素电极断裂的问题。 |
申请公布号 |
CN103199060A |
申请公布日期 |
2013.07.10 |
申请号 |
CN201310051912.7 |
申请日期 |
2013.02.17 |
申请人 |
京东方科技集团股份有限公司;成都京东方光电科技有限公司 |
发明人 |
高山;黄炜赟;高永益 |
分类号 |
H01L21/77(2006.01)I;H01L27/12(2006.01)I;G02F1/1362(2006.01)I;G02F1/1368(2006.01)I;G03F7/00(2006.01)I |
主分类号 |
H01L21/77(2006.01)I |
代理机构 |
北京银龙知识产权代理有限公司 11243 |
代理人 |
黄灿;安利霞 |
主权项 |
一种薄膜晶体管阵列基板的制作方法,其特征在于,包括以下步骤:S11,在衬底基板上形成薄膜晶体管、栅线图形和数据线图形;其中,在形成所述薄膜晶体管的过程中,将薄膜晶体管的漏极的图形和有源层的图形靠近像素单元的显示区域的边缘形成阶梯结构;S12,在完成步骤S11的衬底基板上形成像素电极的图形,所述像素电极的图形覆盖所述阶梯结构和所述像素单元中的显示区域;S13,在完成步骤S12的衬底基板上依次形成钝化层的图形及公共电极的图形。 |
地址 |
100015 北京市朝阳区酒仙桥路10号 |