一种电荷泵锁相环频率综合器用锁定检测电路

摘要

本发明公开了一种电荷泵锁相环频率综合器用锁定检测电路，该电路的异或门（XOR）的两输入端分别接鉴频鉴相器的两输出信号（UP、DOWN），异或门的输出端接第一非门（NOT_1）的输入端，第一非门（NOT_1）的输出端接电阻（R）,电阻（R）的另一端接反向施密特触发器（IST）的输入端；电容（C）并联在反向施密特触发器的输入端，另一端接地（GND），反向施密特触发器的输出端接第二非门（NOT_2），第二非门（NOT_2）的输出端接N位计数器的复位端（Reset），N位计数器的输入端（IN）接经过分频器分频后的反馈信号（FDIV），N位计数器的输出（OUT）为锁定检测电路的输出信号LOCK。

主权项

一种电荷泵锁相环频率综合器用锁定检测电路，其特征在于：该电路包含有异或门（XOR），第一非门（NOT_1），电阻（R），电容（C），反向施密特触发器（I ST），第二非门（NOT_2），以及N位计数器（Counter）；其中，所述的异或门（XOR）的两输入端分别接鉴频鉴相器的两输出信号（UP、DOWN），异或门的输出端接第一非门（NOT_1）的输入端，第一非门（NOT_1）的的输出端接电阻（R）,电阻（R）的另一端接反向施密特触发器（IST）的输入端；电容（C）并联在反向施密特触发器的输入端，另一端接地（GND），反向施密特触发器的输出端接第二非门（NOT_2），第二非门（NOT_2）的输出端接N位计数器的复位端（Reset），N位计数器的输入端（IN）接经过分频器分频后的反馈信号（FDIV），N位计数器的输出（OUT）为锁定检测电路的输出信号LOCK。